当线宽尺寸缩小到一定程度时，器件速度不再只取决于栅极信号的延迟，而将由内联机系统的信号延迟所主宰。为了降低内联机系统的信号延迟时间，在导线方面已广泛地以金属铜来取代铝，而另一方面是利用具有低介电值（Low-K，低K）的绝缘材料(k＜3.0)作为金属导线间的介电绝缘层(Intermetal Dielectric；IMD)，来取代传统所使用的二氧化硅，以降低电容方面的延迟。这是半导体产业界的一个热门课题。
一、低K绝缘材料技术梗概
低K绝缘材料发展方向为有机材料和无机材料两大类，而降低介电值的方案又有以下几种：降低分子键的极化值、制作多孔隙结构、添加阴电性强的材料、采用非极性或低极性的高分子材料等。
目前低K绝缘材料的沉积方式主要为旋转式涂布沉积法(Spin on Deposition；SOD)和化学气相沉积法(Chemical Vapor Deposition；CVD)。SOD的优点为填洞能力佳，可达局部平坦化(Local Planarization)，工艺设备便宜。缺点为薄膜中易含有机溶液物质，其挥发会造成介质窗的毒化(Via Poisoning)和剥离。CVD的优点为薄膜填洞能力与平坦度极佳，同一设备可适用几代技术，缺点为反应气体用量过大，工艺设备昂贵。
目前在低K绝缘材料引入新生产工艺中，还有许多工艺整合问题有待解决：
蚀刻工艺中，进行沟槽蚀刻的步骤时，常会造成沟槽的底部形成一切面，这切面会使得后续所形成的导线宽度受到改变，进而影响导线的电阻值。
光刻胶剥除工艺中，光刻胶剥除是利用氧气(O2)或臭氧(O3)气体电浆工艺来灰化(Ashing)光刻胶材料中大部分的碳氢元素，并使用湿式化学去除液(Wet Stripper)来将残余在表面的光刻胶去除。但光刻胶剥除工艺可能会破坏低K绝缘材料的化学官能团(Functional Groups)，造成薄膜的吸水，进而导致介电特性的劣化。
阻挡层的填充工艺中，一些具有氟(F)含量的低K绝缘材料容易与这些金属阻挡层产生化学反应，破坏阻挡层的组成，并形成氟化物，进而提高其电阻值。
化学机械研磨工艺中，不恰当的低介电薄膜应力、硬度及不良的附着性，会使得介电绝缘层与铜导线层在化学机械研磨工艺中发生剥离或变化的情形，进而导致工艺的失败。
二、低K绝缘材料引入生产工艺面临的挑战
随着器件的关键尺寸愈来愈小及导线层数的急剧增加，所造成的电阻/电容时间延迟(RC Time Delay)，已严重的影响了整体电路的运行速度。为了符合电导性的需求及降低介电材料的介电常数，应用新的低K绝缘材料是先进生产工艺刻不容缓的工作，但同时也面临着挑战。
（一）技术因素
就技术因素而言，低K绝缘材料在电气特性上需符合低的介电常数、低漏电流、介电特性非等向性等特性；在机械性质需符合附着性佳、低应力、高硬度等特性；在热性质需符合热稳定性佳、低的热膨胀系数、热导度佳等特性；在化学性质需符合低的释气量、不会与金属反应、低的水气吸附等特性。除此之外，在整个双大马士革工艺中，还有许多工艺整合上的问题有待解决。
（二）经济因素
就经济因素而言，由于资金上的压力，若半导体厂商要同时研发2到3种不同低K绝缘材料，其资金上的花费难以承担，为避免研发资源的分散，如何选择适当的低K绝缘材料，是各先进厂商的重大决策之一。
（三）时间因素
就时间因素而言，低K绝缘材料应用于生产工艺中，通常需经过半年以上的工艺改善期，才能正式应用于批量生产。若无法克服技术上的问题，改用其它新的材料，调整合格率的学习曲线，又要花费半年以上时间，这样会延迟厂商应用先进工艺批量生产的时间，而错失市场先机。
三、产业界低K绝缘材料引入工艺状况
(一)台积电(TSMC)
台积电使用的低K绝缘材料为FSG（氟化玻璃）材质(K=3.2~3.6)，目前已经获得较高的合格率，在0.13微米工艺中FSG材料占晶圆产出比重超过90%。台积电研发的FSGⅡ材质，介电值可降到2.5~2.7，其工艺合格率已提高到商业批量生产程度，在2003年第三季末用于0.13微米工艺批量生产。不过厂基于客户需求，台积电在0.13 微米工艺上也开始采用BD材料（Applied Materials公司出品）。
(二)联电(UMC)
联电在0.13微米工艺曾应用Silk低K绝缘材料，但2002年初发现Silk材料工艺稳定度偏低后，淡出Silk材料并陆续应用FSG与CORAL（Novellus公司出品）材料。在2002年下半联电投入CORAL材料的再次研发，目前批量生产稳定度仍未达客户标准，但FSG材料于2003年第一季已经在0.13微米工艺上获得可商品化的合格率。在90纳米工艺中联电采取CORAL、BD双轨并行策略。
(三)IBM
IBM在0.13微米工艺应用的Silk低K绝缘材料，其介电值为2.65比现有FSG低，但经过两年试产，合格率极不稳定的缺点仍无法克服，主要原因为Silk在热膨胀系数（CTE）过高，容易导致绝缘材料在芯片铜导线上分离。所以IBM于2003年第一季逐步淡出Silk低K绝缘材料，考虑先以FSG为新的0.13微米工艺材料。目前IBM晶圆厂也开始在90纳米工艺应用BD材料。
(四)Applied Materials
美国应用材料公司开发的黑钻石（BD）低K绝缘材料近期在业界大受欢迎，在取得台积电等半导体低介电值绝缘材料市场后，联电、IBM也都将BD绝缘材料应用于生产工艺，目前面对65纳米以下生产工艺对介电值降低的要求，应用材料公司已经开发出BDⅡX绝缘材料，K值将根据碳（carbon）多少介于2.1～2.45浮动。
目前90纳米以下应用低K绝缘材料批量生产的全球半导体厂，已有超微（AMD）、东芝（Toshiba）ASIC、NEC、飞思卡尔半导体（Freescale）与台积电，基于成本考虑，目前0.13微米工艺绝缘材料以K大于3的FSG为主流，不过90纳米以下低K绝缘材料将成为主力，应用材料公司研发的BDⅡX就是针对65纳米以下绝缘材料市常
由于低K绝缘材料的选择，对整个公司的影响很大，例如IBM经过两年试产后决定淡出Silk材料，以FSG为新的0.13微米工艺材料，仍需面临调整合格率问题；而台积电提早采用FSG材料，以较高合格率赢得大量客户。所以如何综合技术因素、经济因素与时间因素而选择适当的低K绝缘材料，对各先进厂商是一大挑战。
